ID do artigo: 000080799 Tipo de conteúdo: Mensagens de erro Última revisão: 20/06/2018

Erro (20181) A permit_cal entrada de IOPLL <downstream pll=""> não está conectado corretamente.</downstream>

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • IOPLL Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Na versão 18.0 do software Intel® Quartus® Prime Pro Edition, você pode ver esta mensagem de erro ao compilar um projeto Intel Stratix 10 com PLLs em® cascata. Esta mensagem de erro é nova na versão 18.0 da atualização 1 e é o resultado de uma nova verificação de legalidade para evitar que PLLs a jusante seja calibrada quando o PLL upstream falhou na calibração.

    Erro (20181) A entrada permit_cal de IOPLL não está conectada corretamente. A porta permit_cal do IOPLL deve ser exportada usando o Editor de parâmetros IOPLL IP e conectada à saída bloqueada do IOPLL

    Resolução

    Para evitar esse erro, certifique-se de que a porta de entrada "permit_cal" do PLL de downstream seja exposta, verificando "Conecte-se a um PLL upstream através da cascata de rede do core clock (crie um sinal de entrada permit_cal)" na GUI do editor de parâmetros para o PLL e esta porta está conectada à porta bloqueada do PLL upstream.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.