Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 17.1 e anterior, você verá comportamento incorreto na simulação para leitura durante Intel® Stratix® gravação em uma RAM de 10 FPGA de porta única com as seguintes configurações de parâmetros:
altera_syncram_component.intended_device_family = "Stratix 10"
altera_syncram_component.operation_mode = "SINGLE_PORT"
altera_syncram_component.read_during_write_mode_port_a = "OLD_DATA"
altera_syncram_component.ram_block_type = "M20K"
Isso é apenas um problema de simulação, você não verá isso no hardware.
Para resolver este problema, execute a simulação de netlist pós-síntese ou pós-ajuste em vez de simulação funcional.
Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 18.1.1.