Descrição
Devido a um problema, com a versão 18.0 do Software Quartus® Prime Pro Edition, esta mensagem de erro pode ser vista em um projeto que inclui uma instância Intel® FPGA IP GPIO. Este problema ocorre quando o sinal do clock para o IP está conectado a uma fonte de clock que está sendo gerada a partir de um módulo definido como um banco de dados de netlist.
O problema ocorre porque o software não consegue validar a origem do clock de origem quando se trata de uma netlist importada na partição raiz do projeto.
Resolução
Para contornar esse problema, crie uma partição de projeto para o banco de dados de netlist importado para passar na verificação da legalidade para as instâncias GPIO IP.