ID do artigo: 000080820 Tipo de conteúdo: Solução de problemas Última revisão: 03/01/2017

Por que o Stratix 10 Hard IP para PCI Express, configurado no modo Gen3, entra várias vezes no estado de recuperação ao mudar a velocidade para Gen3?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    O Stratix® hard IP de 10 L-Tile para o núcleo PCI Express® configurado no modo Gen3 pode sofrer vários ciclos de recuperação ao mudar a velocidade para a Geração3.  Após alguns ciclos de recuperação, o link se estabiliza no estado L0.  O link inicial até a Gen3 não foi afetado. Os ciclos de recuperação só ocorrem em alterações de velocidade subseqüentes após o treinamento inicial do link para a Gen3.

    Resolução

    Este problema não está corrigido em L-Tile.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.