ID do artigo: 000080827 Tipo de conteúdo: Solução de problemas Última revisão: 28/01/2019

Por que o Avalon®-MM Intel® Stratix® 10 Hard IP para PCI* Express IP é um exemplo de falha no tempo de falha do design gerado dinamicamente em dispositivos Intel® Stratix® 10 ES1 e ES2?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® Stratix® 10 Hard IP para PCI Express* Avalon-MM
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um problema com o software Intel® Quartus® Prime Pro Ediiton versão 18.0 e 18.1, o Avalon®-MM Intel® Stratix® 10 Hard IP para o exemplo de design gerado dinâmico do PCI Express IP falha na análise do tempo estático.

    Resolução

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 18.1.1.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.