ID do artigo: 000080828 Tipo de conteúdo: Solução de problemas Última revisão: 16/03/2021

Por que os bits válidos estáveis e de resolução no registro Status da Entrada de vídeo com clock II Intel® FPGA IP presos em 0?

Ambiente

    Intel® Quartus® Prime Standard Edition
    Intel® Quartus® Prime Pro Edition
    Entrada de vídeo com clock II (preparada para 4K) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema com a entrada de vídeo com clock II (preparada para 4K) Intel® FPGA IP no software Intel® Quartus® Software Prime versão 17.0, você pode observar o problema acima se estiver usando o modo de sincronização embarcado.

Resolução

Não há solução alternativa para este problema.

Produtos relacionados

Este artigo aplica-se a 8 produtos

FPGAs Cyclone® IV
FPGAs Stratix® V
FPGAs Cyclone® V e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA de baixo consumo Intel® Cyclone® 10
FPGAs Arria® V e FPGAs SoC
FPGAs Stratix® IV
FPGAs Arria® II

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.