ID do artigo: 000080848 Tipo de conteúdo: Mensagens de erro Última revisão: 01/04/2020

Aviso crítico(16643): foram encontradas INPUT_TERMINATION atribuições encontradas para o pino "ref_clk" com vários valores. Usando o valor: "OFF"

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ethernet de velocidade tripla Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema com o Intel® Quartus® Prime Pro versão 19.1, você pode encontrar o aviso crítico acima ao usar o Intel® FPGA IP Ethernet de velocidade tripla com design de E/S LVDS quando a terminação de entrada padrão
do clock de referência LVDS é substituído usando a atribuição QSF a seguir ou através do editor de atribuição.

set_instance_assignment -name INPUT_TERMINATION OFF -to ref_clk

Resolução

Para resolver este problema, remova a linha a seguir do arquivo QIP do Intel® FPGA IP Ethernet de velocidade tripla quando houver a necessidade de substituir a terminação de entrada padrão da configuração do clock de referência do LVDS.

set_instance_assignment -entity "" -library "altera_lvds_core14_191" -nome INPUT_TERMINATION DIFERENCIAL -para inclock

Produtos relacionados

Este artigo aplica-se a 10 produtos

FPGA Intel® Stratix® 10 SX SoC
FPGA Intel® Stratix® 10 DX
FPGA Intel® Arria® 10 SX SoC
FPGA Intel® Stratix® 10 GX
FPGA Intel® Cyclone® 10 GX
FPGA Intel® Arria® 10 GT
FPGA de baixo consumo Intel® Cyclone® 10
FPGA Intel® Arria® 10 GX
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.