ID do artigo: 000080855 Tipo de conteúdo: Solução de problemas Última revisão: 23/01/2020

Por que a latência do Registro de status de controle (CSR) é inconsistente durante leituras intercaladas entre o contador de estatísticas TX e RX no Intel® FPGA IP Ethernet de velocidade tripla operando no modo de velocidade de 10 Mbps?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema na versão 19.1 e 19.2 do software Intel® Quartus® Prime, a latência de CSR inconsistente será observada durante leituras intercaladas entre os contadores de estatísticas TX e RX no Intel® FPGA IP Ethernet de velocidade tripla operando no modo de velocidade de 10 Mbps.

Resolução

Para resolver este problema, adicione um intervalo de mais de 1300ns entre qualquer contador de estatísticas de caminho Tx lido para leitura de contador de estatísticas de caminho Rx.

 

Este problema foi corrigido a partir do software Intel® Quartus® Prime Pro versão 19.3.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Intel® Cyclone® 10 GX
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.