ID do artigo: 000080856 Tipo de conteúdo: Solução de problemas Última revisão: 06/11/2019

Por que o Intel® Stratix® 10 PCIe* Avalon® -MM Hard IP não responde a TLPs de leitura de memória de entrada com o conjunto de bits Sem Snoop?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® Stratix® 10 Hard IP para PCI Express* Avalon-MM
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a uma limitação da ponte Intel® Stratix® 10 PCIe* Avalon® MM, os TLPs de leitura de memória de entrada com o conjunto de bits Sem Snoop serão descartados e nenhuma conclusão será devolvida, o que pode causar falha no sistema.

    Resolução

    Para resolver este problema, restringe o parceiro de link a enviar apenas os TLPs de leitura de memória sem o bit Sem Snoop definido para Intel® Stratix® PCIe* Avalon® -MM Hard IP.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.