ID do artigo: 000080867 Tipo de conteúdo: Solução de problemas Última revisão: 08/07/2019

Ao usar o Hard IP de E-tile para Ethernet Intel® FPGA IP em 100GE ou 1 a 4 10GE/25GE com a variante de núcleo RSFEC opcional e 1588 PTP com PTP habilitada, por que o dispositivo de ajuste falha ao usar a restrição de posicionamento do canal...

Ambiente

    Intel® Quartus® Prime Pro Edition
    Hard IP do bloco E para Ethernet Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 19.1, o Hard IP de bloco E para Ethernet Intel® FPGA IP em 100GE ou 1 a 4 10GE/25GE com variante opcional de núcleo RSFEC e 1588 PTP com PTP habilitado não pode passar compilação de ajuste se usar EHIP 1/3 como restrição de posicionamento do canal.

Resolução

Para resolver este erro, use EHIP 0/2 em vez de EHIP 1/3 como restrição de posicionamento do canal.

Este problema foi corrigido a partir do v19.2 do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.