ID do artigo: 000080871 Tipo de conteúdo: Solução de problemas Última revisão: 13/12/2019

Por que a interface de DMA Intel® Arria® 10/Cyclone® 10 hard para PCI Express* com interface DMA de memória Avalon® (Avalon-MM) gerou exemplo de erro fatal de projeto na simulação?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • Hard IP para PCI Express* Intel® Arria® 10 Cyclone® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema com o software Intel® Quartus® Prime versão 19.3 e anterior, você pode encontrar o problema acima ao simular o design de exemplo gerado a partir da interface de DMA Intel® Arria® 10/Cyclone® 10 Hard IP para PCI Express* com interface DMA mapeada de memória Avalon® (Avalon-MM) e modo Gen2 em Modelsim* Intel® FPGA Starter Edition.

    Resolução

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 19.4.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Intel® Cyclone® 10 GX
    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 GX
    FPGA Intel® Arria® 10 SX SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.