ID do artigo: 000080931 Tipo de conteúdo: Solução de problemas Última revisão: 17/04/2013

Por que a interconexão Qsys bloqueia a próxima transação de AXI até que uma anterior seja concluída?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a uma restrição na Interconexão Qsys no Software Quartus® II versão 12.1sp1 e anteriormente só suporta transações em ordem.

Para manter a transação em ordem, a interconexão de Qsys bloqueará transações pendentes para diferentes escravos, varificando os endereços de transação e desemplificando o sinal pronto até que a transação atual seja concluída.

Resolução

Para reduzir o bloqueio de transações, consolide as transações para o mesmo escravo.  Se um Mestre enviar transações para o mesmo escravo, a interconexão de Qsys aceitará a próxima transação afirmando sinal pronto antes que a transação anterior seja concluída, desde que o escravo também possa aceitar a próxima transação.

Esta restrição está programada para ser tratada em uma versão futura do Software Quartus II.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.