ID do artigo: 000080940 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que a latência de acesso à interface CSR UniPHY aumentou em 11.0 e na versão posterior do IP em comparação com a versão 10.1 do IP?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Um aumento no acesso é esperado na versão 11.0 e posterior do IP devido à alteração na arquitetura do Registro de Configuração e Status (CSR). Antes da versão 11.0, a interface Avalon-MM do controlador foi exposta ao PHY, mas na versão 11.0 e posterior, a ponte Avalon-MM e a malha Merlin são usadas para exportar a interface Avalon-MM juntamente com a CSR PHY.
Resolução

 

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Stratix® IV GX
FPGAs Stratix® III
FPGA Stratix® IV E

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.