Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 20.1, você pode ver esta mensagem de erro quando seu projeto tiver as três seguintes condições:
- O design tem uma instância do analisador de lógica signal tap ou das fontes e sondas do sistema com transferências síncronas.
- Uma porta de clock no design é nomeada usando a seguinte convenção de clk_. Por exemplo: clk_100.
- O número de clocks no design é maior do que o valor representado por .
Para evitar esse problema, verifique os nomes usados no design das portas do clock e evite uma convenção de nomes como clk_.
Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 20.2.