ID do artigo: 000080958 Tipo de conteúdo: Solução de problemas Última revisão: 31/07/2017

Por que os clocks de saída IOPLL Intel® Arria® 10 estão alinhados com a borda de queda e não com a borda crescente do clock de referência?

Ambiente

    Intel® Quartus® Prime Pro Edition
    IOPLL Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido ao problema no Software Quartus® Prime, o modelo de simulação de IOPLL mostrará a borda do clock de saída alinhada à borda de queda do clock de referência, e não à borda crescente do clock de referência.

Resolução

Esse não é o comportamento que você veria no silício. É um bug no modelo de simulação e não afeta o hardware. O TimeQuest analisará o tempo em relação à borda crescente do clock de referência.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.