ID do artigo: 000080977 Tipo de conteúdo: Mensagens de erro Última revisão: 27/08/2013

Erro: o parâmetro pll do canal "output_clock_frequency" está definido como um valor ilegal de '<channel pll="" output="" frequency=""> MHz' e o parâmetro direto do PMA está definido como "falso".</channel>

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode encontrar o erro de ajuste quartus® II acima, se você usar o PHY personalizado Cyclone® V com um grau de velocidade transceptor de -6 e um grau de velocidade do núcleo de -7 no software Quartus® II versão 13.0. Isso se deve a uma velocidade de velocidade do transceptor mal mapeada.

    Resolução

    Para resolver este problema, faça o upgrade para o software Quartus® II versão 13.0sp1.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA SoC Cyclone® V ST

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.