Quando você usa os designs de exemplo de DisplayPort (DP) disponíveis no software Quartus® Prime v15.1 Update 2 ou anterior, os designs de demonstração de hardware podem não exibir o vídeo. Esse problema pode ocorrer mesmo quando o link é treinado com êxito, se a configuração de profundidade de cor DP for incompatível com a profundidade de cor suportada pelo monitor.
Verifique se a configuração de profundidade de cor no exemplo de design é compatível com a profundidade de cor do monitor.
Altera® recomenda que você use a mesma configuração de profundidade de cor que o monitor suporta.
Se necessário, ajuste os seguintes parâmetros de profundidade de cor de acordo com a profundidade de cor do monitor.
Por exemplo, se o design precisa funcionar com monitor de 10 bits por cor (bpc) (ou 30 bits por pixel), bem como monitor de pixels de 24 bits, defina os parâmetros de profundidade de cor para 10 bpc (ou 30 bpp) da seguinte forma:
- Defina a profundidade de cor máxima de entrada de vídeo da fonte DP para 10 bpc
- Defina a profundidade máxima da saída de vídeo do dissipador DP para 10 bpc
- Defina a recuperação do clock de pixels Bitec bitec_clkrec_i.BPP para 30
Além disso, habilite todas as opções de suporte de profundidade de cor no editor de parâmetros DP que podem ser suportadas pela profundidade máxima de cores de vídeo.
Abaixo estão as etapas para ajustar a configuração de profundidade de cor no design de exemplo:
Um. Em Quartus, clique em "Arquivo -> Aberto" e selecione "control.qsys"
B. Clique em DisplayPort component(dp) em Qsys, defina a profundidade máxima de cores de entrada/saída de vídeo para 10 bpc para Fonte DP e Pia na GUI do editor de parâmetros
c. Ligue todas as opções de suporte de profundidade de cor da fonte e do dissipador compatíveis com o máximo de 10 bpc:
- 6 bpc RGB ou YCbCr 444 (18 bpp)
- 8 bpc RGB ou YCbCr 444 (24 bpp)
- 10 bpc RGB ou YCbCr 444 (30 bpp)
- 8 bpc YCbCr 422 (16 bpp)
- 10 bpc YCbCr 422 (20 bpp)
d. Salve o sistema Qsys e gere HDL
e. No módulo de nível superior (por exemplo, a10_dp_demo.v), defina o parâmetro BPP do módulo de recuperação de pixel clock (bitec_clkrec) para 30
F. Compile o projeto
g. Baixe o arquivo .sof. Se necessário, redefinir o FPGA pressionando o botão reset na FPGA de desenvolvimento.
No Quartus 16.0 e posterior, a profundidade de cor padrão no design de exemplo é definida como 10 bpc (ou 30 bits por pixel). A configuração padrão também funciona com o monitor de pixels de 24 bits.