ID do artigo: 000080995 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que eu recebo violações de sincronização ao usar o altlvds_tx Megafunção?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao usar a função transmissora de altlvds (altlvds_tx), você pode obter violações de sincronização de configuração ao usar tx_inclock registrar os dados que alimentam os blocos SERDES.  O altlvds_tx Megafunction oferece a opção de registrar os dados tx_in com o tx_inclock ou o tx_coreclock.  A partir da versão 5.1 da Quartus® II, a configuração padrão é tx_coreclock.  Usar tx_coreclock para registrar os dados antes de alimentar os SERDES é a melhor escolha, pois ele terá a posição de fase ideal para registrar os dados em relação ao clock de alta velocidade que impulsiona os SERDES.

As violações de sincronização de configuração devem ser eliminadas ao usar tx_coreclock em vez de tx_inclock registrar os dados na função altlvds_tx de segurança.  Além disso, você deve ver margens de tempo melhores ao usar tx_coreclock em vez de tx_inclock mesmo que você não tenha violações de sincronização.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® II

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.