ID do artigo: 000080997 Tipo de conteúdo: Solução de problemas Última revisão: 25/09/2014

Alguns endereços de registro de NÚCLEO IP de latência baixa de 40 a 100 GbE não combinam com o guia do usuário

Ambiente

    Intel® Quartus® II Subscription Edition
    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Vários registros no núcleo IP de baixa latência de 40-100 GbE são disponíveis em endereços reais que não correspondam aos endereços documentados na Baixa Latência de 40 e 100 Gbps Ethernet MAC e PHY MegaCore Guia do usuário da função.

Localização real do registro do módulo de estatística TXSTAT_NAME_2 TX é 0x84E

Localização real do registro do módulo de estatísticas RXSTAT_NAME_2 RX é 0x94E

Localização real do registro do módulo TX_PTP_CLK_PERIOD PTP é 0xA01

Localização real do registro do módulo TX_PTP_TOD PTP é 0xA02 para 0xA04

A localização real do módulo PTP TX_PTP_STATUS é 0xA05

A localização real do módulo PTP RX_TP_CLK_PERIOD é 0xB01

Resolução

Para resolver este problema, use os endereços reais listados neste erratum para acessar esses registros. Alguns desses reais os locais são documentados para manter registros de arranhões ou variação do núcleo de IP strings do identificador. Até que este problema seja corrigido, não use estes locais para os fins indicados no guia do usuário.

Este problema é corrigido na versão 14.0 da Baixa Latência 40- e função Ethernet MAC e PHY MegaCore de 100 Gbps.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.