ID do artigo: 000081004 Tipo de conteúdo: Solução de problemas Última revisão: 27/08/2013

Existe algum problema com o comportamento do sinal "rx_dpa_locked" na simulação do nível do portal Modelsim com o software Quartus II versão 9.1?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Sim, se você habilitar o recurso de calibração PLL nos altlvds MegaWizards™ para dispositivos Stratix® III no software Quartus® II versão 9.1, o sinal "rx_dpa_locked" pode nunca ir para "alto" na simulação de nível de porta Modelsim. Isso não é representativo do comportamento real do dispositivo.

    Resolução

    Este problema é corrigido no software Quartus II versão 10.0.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix® III

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.