ID do artigo: 000081027 Tipo de conteúdo: Solução de problemas Última revisão: 10/12/2012

Por que o relatório de ajuste no canal receptor GXB mostra a frequência incorreta do clock de entrada para o compilador IP para PCI Express em Qsys?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição Devido a um problema no software Quartus II versão 11.1 e posterior, o PCIe IP gerado em Qsys pode mostrar a frequência do clock de entrada como 100 MHz, mesmo tendo selecionado 125 MHz no campo "frequência do clock de referência".
Resolução

Para resolver esse problema. siga as etapas abaixo:

  1. Abra o arquivo *altgx_internal*.v gerado por Qsys em um editor de texto e exclua a seguinte linha:
    // Retrieval info: PRIVATE: LOCKDOWN_EXCL STRING "PCIE".
  2. Abra a megafunção *altgx_internal* usando o Gerenciador de plug-in MegaWizard™
  3. Mude a frequência de entrada para 125 MHz e clique em Concluir.
  4. Recompile seu design no software Quartus II.

Este problema está programado para ser corrigido em uma versão futura do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.