ID do artigo: 000081048 Tipo de conteúdo: Solução de problemas Última revisão: 09/10/2013

Por que vejo tempos de simulação longos ao simular controladores baseados no UniPHY no modo de calibração de salto?

Ambiente

    Intel® Quartus® II Subscription Edition
    Simulação
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao simular um controlador baseado no UniPHY no modo de calibração de salto, você pode descobrir que a simulação leva mais tempo do que o esperado. Geralmente com o modo de calibração de salto, a calibração é substancialmente menor porque a parte de depuração do código sequencial é removida. Esse não é o caso quando o kit de ferramentas de depuração EMIF on-chip está habilitado. Com esta opção habilitada, está implícito que você deseja acessar as informações de depuração para que a parte de depuração do código sequencial não seja removida.

Resolução Para acelerar a simulação, desative o kit de ferramentas de depuração em CHIP EMIF na guia Diagnósticos da GUI MegaWizard™ do controlador baseado no UniPHY.

Produtos relacionados

Este artigo aplica-se a 20 produtos

FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGAs Stratix® III
FPGA Stratix® IV GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Stratix® IV E

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.