Bit de registro geral do Dissipador de DisplayPort corrompido para RX, a faixa máxima conta menos de 4

O endereço de registro geral do dissipador de DisplayPort 0x0001 (DPRX_RX_STATUS) corrompe quando você configura a contagem máxima de faixas RX (RX_MAX_LANE_COUNT) para 2 ou 1.

DPRX_RX_STATUS Definição:

• Bit16: SYNC_LOSS
• Bit7: SYM_LOCK Lane3
• Bit6: SYM_LOCK Lane2
• Bit5: SYM_LOCK Lane1
• Bit4: SYM_LOCK Lane0
• Bit3: CR_DONE Lane3
• Bit2: CR_DONE Lane2
• Bit1: CR_DONE Lane1
• Bit0: CR_DONE Lane0

No entanto, quando você configura a contagem máxima de pistas RX para 2 ou 1, o bit de registro a definição é deslocada.

Este problema faz com que o núcleo RX falhe no treinamento de link no modo AUX_GPU porque o API de software não detecta SYM_LOCK devido à mudança nos bits.

Para resolver este problema, defina a API de software para detectar a mudança DPRX_RX_STATUS Definição:

Se RX_MAX_LANE_COUNT = 4 (siga a definição padrão)

• Bit16: SYNC_LOSS
• Bit7: SYM_LOCK Lane3
• Bit6: SYM_LOCK Lane2
• Bit5: SYM_LOCK Lane1
• Bit4: SYM_LOCK Lane0
• Bit3: CR_DONE Lane3
• Bit2: CR_DONE Lane2
• Bit1: CR_DONE Lane1
• Bit0: CR_DONE Lane0

Se RX_MAX_LANE_COUNT = 2

• Bit12: SYNC_LOSS
• Bit3: SYM_LOCK Lane1
• Bit2: SYM_LOCK Lane0
• Bit1: CR_DONE Lane1
• Bit0: CR_DONE Lane0

Se RX_MAX_LANE_COUNT = 1

• Bit10: SYNC_LOSS
• Bit1: SYM_LOCK Lane0
• Bit0: CR_DONE Lane0

Este problema é corrigido na versão 16.0 da atualização 1 do núcleo IP DisplayPort.