ID do artigo: 000081065 Tipo de conteúdo: Solução de problemas Última revisão: 28/01/2014

Por que o design da minha configuração via Protocolo (CvP) trava o barramento PCIe após uma carga de malha do núcleo CvP?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O barramento PCIe® pode ser travado ao usar a atualização do CvP com Fluxo de revisão, se quaisquer partições usadas para CvP se tornarem vazias. As opções no software Quartus® II ao criar uma partição para Atualização cvP com fluxo de revisão estão vazias, de origem, pós-ajuste e pós-síntese. O padrão está vazio para atender aos requisitos de reconfiguração parcial.

Resolução

Ao usar a atualização cvp com fluxo de revisão, certifique-se de que nenhuma partição CvP use a opção Vazio. Certifique-se de que todas as partições especifiquem Fonte, pós-ajuste ou pós-síntese com base na necessidade do seu sistema.

Produtos relacionados

Este artigo aplica-se a 13 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GT
FPGA SoC Cyclone® V SE
FPGA Arria® V GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.