ID do artigo: 000081108 Tipo de conteúdo: Solução de problemas Última revisão: 31/12/2013

Por que vejo violações de sincronização ao usar o pcs macios Arria V 10GBaseR PHY?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • Velocidade do
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Quartus® II versão 13.0, você pode ver a configuração ou manter violações de sincronização na lógica do PCS suave ao usar o dispositivo Arria® V 10GBaseR PHY. Isso é devido à promoção do clock PMA para uma rede de clock global que introduz distorção de clock.

    Resolução

    Para corrigir as violações de sincronização, você pode adicionar as seguintes atribuições de QSF ao seu projeto.

    • set_instance_assignment nome GLOBAL_SIGNAL "CLOCK PERIPHERY" -para *altera_xcvr_10gbaser*av_rx_pma|clkdivrx
    • set_instance_assignment nome GLOBAL_SIGNAL "CLOCK PERIPHERY" -para *altera_xcvr_10gbaser*av_tx_pma|clkdivtx

    Este problema será corrigido em uma versão futura do software Quartus II.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs Arria® V e FPGAs SoC
    FPGA Arria® V GT

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.