ID do artigo: 000081113 Tipo de conteúdo: Solução de problemas Última revisão: 29/08/2013

Por que o meu controlador de memória dura DDR3 não está alterando?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Há um problema com o controlador de memória dura DDR3 que faz com que o sinal ODT (mem_odt) permaneça alto durante acessos de gravação e leitura.

Resolução

A solução alternativa é a seguinte:

  1. Na guia Parâmetros de memória MegaWizard, defina MR1 RttNom como desativado, defina MR2 RttWr para RZQ/4 (ou qualquer valor que funcione melhor para sua placa)
  2. Regenerar o IP
  3. Faça a seguinte alteração para forçar o sinal mem_odt permanentemente alto. Abra o arquivo *_p0_*_addr_cmd_pads.v e altere a conexão de datain na ucmd_pad da seguinte forma:

De:

.datain({ phy_ddio_we_n, phy_ddio_cas_n, phy_ddio_ras_n, phy_ddio_odt, phy_ddio_cke, phy_ddio_cs_n})
 
Para:

.datain({ phy_ddio_we_n, phy_ddio_cas_n, phy_ddio_ras_n, 4\'b1111, phy_ddio_cke, phy_ddio_cs_n})

Recompile o design e observe com um escopo que mem_odt sempre alto. Ao desabilitar o RttNom e habilitar o RttWr, ele garante que o ODT no dispositivo de memória seja ativado apenas para acessos de gravação.

Este problema será corrigido em uma versão futura do software Quartus® II.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Cyclone® V E

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.