ID do artigo: 000081145 Tipo de conteúdo: Solução de problemas Última revisão: 20/07/2016

Posso escolher a frequência DCLK para dispositivos secundários ao usar um esquema de configuração de múltiplos dispositivos Active Serial (AS) em dispositivos de 28 nm?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Não, ao usar um esquema de configuração AS de vários dispositivos nos dispositivos Stratix® V, Arria® V e Cyclone® V, um clock de 12,5 MHz é sempre usado para DCLK dos dispositivos secundários, enquanto você pode escolher um clock de 12,5, 25, 50 ou 100 MHz para o DCLK do dispositivo mestre.

Resolução

Ao usar um esquema de configuração AS de vários dispositivos em dispositivos Stratix® V, Arria® V e Cyclone® V, um clock de 12,5 MHz é sempre usado para a DCLK dos dispositivos secundários.

Produtos relacionados

Este artigo aplica-se a 14 produtos

FPGA SoC Cyclone® V SX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Arria® V GX
FPGA Cyclone® V GT
FPGA Arria® V GT
FPGA Arria® V GZ
FPGA Cyclone® V E
FPGA Cyclone® V GX
FPGA Arria® V ST SoC
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.