ID do artigo: 000081150 Tipo de conteúdo: Documentação e informações do produto Última revisão: 05/04/2013

Como configurar e implementar o recurso Altera_PLL cascading?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Em comparação com a cascata PLL convencional; o recurso Altera_PLL cascading usa um caminho de clock dedicado em cascata entre um par de fPLLs para obter um melhor desempenho de tremeamento e economizar recursos globais de clock.

Baixe este documento de como fazer para saber Altera_PLL em cascata usando megafunção e implementação.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA SoC Cyclone® V SE
FPGAs Cyclone® V e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.