ID do artigo: 000081156 Tipo de conteúdo: Solução de problemas Última revisão: 10/08/2015

Os BARs devem ser desativados ao usar a porta raiz

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você verá esta mensagem se você habilitar os Registros de endereço base (BARs) para o Avalon Memory-Mapped (Avalon-MM) do núcleo de IP rígido Altera® para PCI Express® com tipo de porta definida como Ponto final nativo, mas depois mude para porta raiz do tipo porta.

Por exemplo:

1) Habilitar BAR0 (32 bits não prefetcháveis)
2) Habilitar BAR1 (não prefetchável de 32 bits)
3) Altere o tipo de porta de ponto final nativo para porta raiz

Resolução

Para resolver este problema:

Selecione novamente o tipo de ponto final, desabilite todos os BARs e selecione novamente o tipo de porta raiz.

Esse comportamento não está programado para ser alterado em uma futura versão do software Quartus® II.

Produtos relacionados

Este artigo aplica-se a 17 produtos

FPGA Arria® V GX
FPGA Intel® Arria® 10 GX
FPGA Cyclone® V GT
FPGA Arria® V GT
FPGA Intel® Arria® 10 SX SoC
FPGA Arria® V GZ
FPGA Intel® Arria® 10 GT
FPGA Cyclone® V GX
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.