ID do artigo: 000081169 Tipo de conteúdo: Solução de problemas Última revisão: 23/12/2014

Por que o hard IP Avalon-MM DMA para design PCI Express para de receber dados?

Ambiente

    Intel® Quartus® II Subscription Edition
    DMA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Se o sinal RdDmaWaitRequest_i for afirmado por um longo período de tempo, o armazenamento interno do Módulo DMA de leitura fica cheio, fazendo com que o Hard IP para PCI Express® receba FIFO fique cheio. Quando o FIFO estiver cheio, o processamento de pacotes recebidos pára enquanto o sinal RdDmaWaitrequest_i for afirmado.

Resolução

Redesencie seu RTL para evitar a emissão de RdDmaWaitRequest_i.  Como alternativa, limite sua duração a alguns ciclos de clock por transação.

Produtos relacionados

Este artigo aplica-se a 16 produtos

FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Intel® Arria® 10 GT
FPGA Arria® V GT
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 SX SoC
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.