ID do artigo: 000081217 Tipo de conteúdo: Solução de problemas Última revisão: 15/12/2015

Hard IP para guias de usuário PCI Express mostra valor incorreto para o capacitor de detecção do receptor

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

O capítulo de depuração das versões 12.01 do Stratix V Hard IP para Guia do usuário PCI Express, Arria V Hard IP para PCI Express Guia do usuário e Cyclone V Hard IP para usuário PCI Express O guia diz que o circuito de detecção do receptor deve ter um uF de 100 uF capacitor nos pinos TX. O valor correto para os capacitores TX é de 0,1 uF.

Resolução

Este problema é corrigido no veresions de dezembro de 2012 da Stratix V Guia de usuário HARD IP para PCI Express, Arria V Hard IP para PCI Guia do usuário Express e Cyclone V Hard IP para PCI Express Guia do usuário

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.