Ao executar o arquivo pin_assignments.tcl para o design do controlador baseado em DDR3L SDRAM UniPHY no software Quartus® II versão 11.0sp1 e 11.1, você verá que as seguintes atribuições estão ausentes:
-
Os sinais de endereço e de comando não possuem atribuições de terminação de saída.
-
As saídas do clock de memória são atribuídas "Série 40 ohm com calibração" em vez de "sem calibração".
-
os sinais de endereço e de comando estão usando o bloco de controle de terminação errado
Este é um problema conhecido no software Quartus® II versão 11.1 e 11.0SP1.
A solução alternativa é a seguinte:
- Atribua o endereço e os sinais de comando à terminação de saída de "série 40 ohm com calibração":
set_instance_assignment nome OUTPUT_TERMINATION "SÉRIE 40 OHM COM CALIBRAÇÃO" -para {addr/cmd}
- Mude as atribuições do clock de memória (mem_ck e mem_ck_n) para terminação de saída de "série 40 ohm sem calibração":
set_instance_assignment -name OUTPUT_TERMINATION "SÉRIE 40 OHM SEM CALIBRAÇÃO" -para {mem_ck/mem_ck_n}
- Atribua o endereço e os sinais de comando ao bloco de controle de rescisão adequado:
set_instance_assignment -name TERMINATION_CONTROL_BLOCK "{path}_p0_oct_control:uoct_control|sd1a_0" -para {addr/cmd}
Compile o projeto; você deve ver as atribuições corretas nos pinos de interface DDR3.
Este problema é corrigido a partir do software Quartus® II versão 12.0.