Descrição
Ao compilar o IP Triple Speed Ethernet (TSE) no modo LVDS para dispositivos Arria® V, você receberá as seguintes mensagens de aviso durante Análise e Síntese:
Aviso: a porta OUTCLK no PLL não está conectada corretamente . A porta do clock de saída no PLL deve estar conectada.
Informações: devem estar conectadas
Resolução
A razão para este aviso é devido à ALTLVDS_RX gerando um clock PLL lento, mesmo estando no modo soft-CDR e apenas o clock DPA está sendo usado.
O aviso indica simplesmente que o PLL do clock lento não tem fanouts.
Portanto, esta mensagem de aviso pode ser ignorada com segurança.