ID do artigo: 000081250 Tipo de conteúdo: Solução de problemas Última revisão: 18/11/2014

Por que a opção Mostrar pinos de interface hard PCIe no planejador de pinos para o dispositivo Cyclone V GX (5CGXFC5C6U19A7) destaca PIN R16 (nPERST0) para um PCIe Hard IP localizado no banco do transceptor inferior?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II versão 13.1 da atualização 4 e posterior do "Mostrar pinos de interface hard PCIe" para o Cyclone® V GX (5CGXFC5C6U19A7) mostra incorretamente o PIN R16 (nPERSTL0) como sendo associado ao PCIe® Hard IP localizado no banco do transceptor inferior.

Resolução

O local correto do pino para o IP rígido localizado no banco do transceptor inferior é PIN R17 (nPERSTL1)

Este problema está programado para ser corrigido em uma versão futura do software Quartus II

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Cyclone® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.