ID do artigo: 000081260 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

No ALTCLKCTRL MegaWizard, como a porta "ena" do registro com "Registro duplo com clock de entrada" afeta o sinal de saída?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Usando \'Double register with input clock\', que adicionou registro adicional, ajuda no assíncrono habilitar/desabilitar o clock e melhorar o estado de meta-estabilidade. A Figura 1 mostrou a implementação do registro \'ena\' no Altera dispositivo.

Figura 1.

Figure 1

 

Na ALTCLKCTRL MegaWizard, se o usuário selecionar registrar a porta \'ena\' com \'Duplo registro com clock de entrada\', o clock de saída estará disponível com duas bordas de queda de inclk após \'ena\' alternar alto. Consulte a Figura 2 para obter o diagrama funcional.

Figura 2.

Figure 1

 

O clock de saída impedirá a queda de dois inclk após \'ena\' alternar baixo. Consulte a Figura 3 para obter o diagrama funcional.

Figura 3.

Figure 1

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® IV GX

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.