ID do artigo: 000081264 Tipo de conteúdo: Documentação e informações do produto Última revisão: 18/12/2012

Como eu uso um FPLL como um PLL Tx em dispositivos Arria V GX e Stratix V GX?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Para usar uma fPLL como um PLL Tx em dispositivos Arria® V GX e Stratix® V GX, você deve usar o PHY nativo. Você deve selecionar o modo "PLL externo" no PHY MegaWizard™ nativo e conectar o clock de saída do seu fPLL à porta de entrada ext_pll_clk do PHY nativo.

Resolução

 

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA Stratix® V GX
FPGA Arria® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.