ID do artigo: 000081278 Tipo de conteúdo: Solução de problemas Última revisão: 18/03/2016

sdram.c:40:4: erro: #error se o ECC estiver habilitado, a limpeza também deve ser habilitada.

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software SoC EDS versão 15.0.1 e anterior, este erro pode ser visto ao compilar um Software Preloader (SPL) voltado para Cyclone® V SOC ou Arria® V SOC para projetos com HPS SDRAM ECC habilitados em Qsys.
    A partir de 15.0.1, a configuração BSP SDRAM_SCRUB_REMAIN_REGION habilitada por padrão, mas SDRAM_SCRUBBING é desabilitada por padrão, causando um conflito.

    Resolução

    Para resolver este problema, habilite SDRAM_SCRUBBING seu BSP SPL na seção avançada da GUI do BSP-Editor

    Então:
    1. Re-gere o BSP
    2. Re-compile o SPL: execute make clean e make em seu diretório SPL gerado

    Consulte o Guia do usuário do SoC EDS para obter mais detalhes sobre SDRAM_SCRUB_REMAIN_REGION e SDRAM_SCRUBBING

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.