Você pode atender ao requisito de calibração PLL do dispositivo Stratix® V e Arria® V GZ de que o clock de referência do transceptor deve estar presente no início da configuração do dispositivo, programando a memória não volátil (OTP) de um dispositivo de sintetizador de sincronização de clock com uma frequência padrão de clock de referência do transceptor.
Dependendo do projeto da árvore de clock, o clock de referência estaria disponível no início dos requisitos de configuração FPGA e calibração do transceptor. Reprogramar o sintetizador de clock para uma frequência diferente durante FPGA modo de usuário (talvez via I2C) ainda pode ser possível, dependendo do dispositivo de sintetizador de clock que você está usando.
A frequência padrão do clock de referência do transceptor gerada pelo dispositivo de sintetizador de clock deve corresponder à frequência padrão esperada pelo FPGA do dispositivo IP.