ID do artigo: 000081309 Tipo de conteúdo: Mensagens de erro Última revisão: 05/11/2013

Erro (181011): configurações incompatíveis de terminação no chip detectadas para pinos no grupo DQS alimentados por pino de E/S DQS "<qk clock="" pin="">". Todos os pinos em grupo devem usar o mesmo bloco de controle de OCT.</qk>

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II, este erro pode aparecer ao instauir várias interfaces RLDRAM 3 UniPHY no design. O software Quartus II atribui o bloco de terminação incorreta no chip (OCT) para a interface.

Para verificar este problema, no Relatório de compilação, vá para a Seção de recursos > de > entrada e role para a linha com o clock QK. Role para a direita e verifique para qual bloco de controle de OCT o pino está atribuído.

Resolução

A solução alternativa para este erro está atribuindo o bloco de OCT correto com a seguinte atribuição de QSF:

set_instance_assignment -name TERMINATION_CONTROL_BLOCK "" -to

Certifique-se de que todos os outros sinais que exigem blocos de controle de rescisão têm atribuições de QSF semelhantes.

Este problema está programado para ser corrigido em uma versão futura do software Quartus II.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Arria® V GZ
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.