ID do artigo: 000081312 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Quais são os níveis de Vih e Vil para os buffers de entrada dos pinos de configuração Stratix® e Stratix® GX de uso duplo, como os pinos DATA[7.0] e PPA (nWS, nRS, CS e nCS) durante a configuração?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Os níveis de Vih e Vil para os buffers de entrada dos pinos de configuração Stratix e Stratix GX dependem do VCCIO do banco de IO onde residem esses pinos de uso duplo.

Por exemplo, se o VCCIO do banco de IO do pino DATA0 for de 3,3V, os níveis de Vih e Vil correspondentes do buffer de entrada DATA0 são semelhantes com um buffer de entrada LVTTL de 3,3V. O mesmo se aplica a outros valores de VCCIO, também. Assuma que o banco de IO do pino DATA0 seja de 1,5V, então o buffer de entrada DATA0 tem níveis de Vih e Vil semelhantes com um buffer de entrada LVTTL de 1,5V.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix®

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.