ID do artigo: 000081340 Tipo de conteúdo: Mensagens de erro Última revisão: 08/10/2012

Aviso crítico: saída do clock PLL <pll instance="" name="">alimentação do núcleo tem frequência de saída ilegal de -0,1 MHz que deve ser menor que <frequency in="" mhz=""></frequency></pll>

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode ver este aviso crítico ao usar o contador PLL em cascata na megafunção ALTPLL.  A cascata do contador PLL permite que dois contadores de saída PLL seja em cascata para aumentar o possível valor do divisor.  O clock de saída resultante pode ter uma frequência muito baixa.

Devido a um bug no software Quartus® II, este aviso crítico será gerado por engano.  Você pode ignorar com segurança este aviso.

Resolução

Verifique se a frequência de saída do clock PLL corresponde aos seus requisitos de projeto, visualizando a seção Uso do PLL do Relatório de compilação.

Este problema está programado para ser corrigido em uma versão futura do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 13 produtos

FPGA Arria® II GX
Dispositivos ASIC HardCopy™ III
Dispositivos ASIC HardCopy™ IV E
Dispositivos ASIC HardCopy™ IV GX
FPGAs Stratix® III
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGAs Cyclone® III
FPGA Cyclone® III LS
FPGA Cyclone® IV E
FPGA Cyclone® IV GX
FPGA Arria® II GZ

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.