ID do artigo: 000081366 Tipo de conteúdo: Mensagens de erro Última revisão: 03/12/2014

Aviso (177007): PLL(s) colocado no local &ltPLL location&gt não tem um clock PLL para compensar especificado - o Fitter tentará compensar todos os clocks PLL

Ambiente

  • Intel® Quartus® II Subscription Edition
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode ver a mensagem de aviso acima ao compilar o design de exemplo gerado do controlador de memória DDR3 baseado no UniPHY.

     

     

    Resolução

    Este aviso aparecerá quando os usuários não especificarem se estão dispostos a ter feedback e caminhos de saída de forma diferente.

    A Intel® Quartus® tentará combinar os dois caminhos com o mesmo caminho de compensação.

     

    Este aviso pode ser corrigido configurando a seguinte atribuição QSF:

    set_instance_assignment -name MATCH_PLL_COMPENSATION_CLOCK OFF -to *

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SE

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.