ID do artigo: 000081369 Tipo de conteúdo: Documentação e informações do produto Última revisão: 13/02/2006

Quanto tempo leva para atualizar ou reconfigurar os loops aprimorados (PLLs) dos dispositivos Stratix dispositivos em tempo real?

Ambiente

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição A porta SCANCLK das PLLs, que é usada para alterar as configurações do elemento de contador e atrasar, pode ser clock de até 25 MHz. Depois que todos os registros de varredura são carregados, o Stratix™ PLL será atualizado para novas configurações e relock dentro de 20 ms.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix®

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.