ID do artigo: 000081389 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que a CMU PLL trava na configuração de ligação antes que o sinal ocupado seja desafirmado em dispositivos Arria II GX/GZ, Stratix IV GX/GT e Hardcopy GX?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode ver o® travamento solto da CMU PLL na configuração de ligação antes que o sinal ocupado seja desafirmado em dispositivos Arria® II GX/GZ, Stratix IV GX/GT e Hardcopy® GX, se o PL ALTGX_RECONFIG L da CMU estiver desligado antes que o sinal ocupado seja desafirmado durante o processo de cancelamento de deslocamento. O CMU PLL é desligado para calibração de tensão interna na configuração de ligação.

Usuários que usam apenas a borda ascendente do sinal pll_locked para acionar tx_digitalreset serão afetados.

A solução alternativa é esperar que ALTGX_RECONFIG sinal ocupado desafirme antes de monitorar pll_locked.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
Dispositivos ASIC HardCopy™ IV GX
FPGA Stratix® IV GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.