ID do artigo: 000081415 Tipo de conteúdo: Solução de problemas Última revisão: 13/06/2013

Guia do usuário do núcleo IP interlaken 100G especifica bits errados no registro ALIGN

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

O Guia do usuário da função 100G Interlaken MegaCore descreve o ALIGN registro em deslocamento 0x20 o seguinte:

  • Bit 1: as vias TX estão alinhadas.
  • Bit 0: as vias RX estão alinhadas.

No entanto, o campo de alinhamento da via TX está na verdade no bit 12 do registro.

A descrição correta do registro é:

  • Bit 12: as vias TX estão alinhadas.
  • Bit 0: as vias RX estão alinhadas.

Este problema está presente na função 100G Interlaken MegaCore Guias de usuário v12.1 e v12.1 SP1.

Você deve ignorar todos os outros bits deste registro. Alguns dos eles não lêem como bits regulares reservados, com o valor de leitura de 0. No entanto, bits [11:1] e bits [31:13] do registro ALIGN deve ser ignorado.

Resolução

Para resolver este problema, leia o status de alinhamento da via TX a partir de bit 12 do registro ALIGN e ignorar os valores em todos os bits, exceto bits 0 e 12.

Este problema é corrigido na versão 13.0 do 100G Guia do usuário da função Interlaken MegaCore (datada de 05.06.2013).

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.