ID do artigo: 000081433 Tipo de conteúdo: Solução de problemas Última revisão: 16/11/2011

Projetos com Stratix V falham em gerar modelo de simulação

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Designs que usam a função SDI MegaCore visando um Stratix Dispositivo V falha ao gerar um modelo de simulação no Plug-In MegaWizard Gerente.

    Resolução

    Para gerar um modelo de simulação para o Stratix V, siga estas etapas:

    1. No software Quartus II, crie um projeto e lance o Gerenciador de plug-in MegaWizard
    2. Crie uma nova variação personalizada de megafunção e selecione a configuração SDI desejada
    3. Na guia EDA , certifique-se de desligar Gerar modelo de simulação
    4. Clique em OK
    5. Em um terminal de comando, mude o diretório para o projeto pasta para gerar xcvr e sdi-library Pastas
    6. Execute o quartus_map script da seguinte forma:

    Exemplo de Verilog: quartus_map .v --simgen --simgen_parameter="CBX_HDL_LANGUAGE=Verilog" --family="Stratix V" exemplo de VHDL: quartus_map .vhd --simgen --simgen_parameter="CBX_HDL_LANGUAGE=Vhdl" --family="Stratix V"o arquivo .vo ou vho é gerada no diretório do projeto.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix® V

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.