ID do artigo: 000081439 Tipo de conteúdo: Documentação e informações do produto Última revisão: 11/09/2012

Como definir o modo de interface Ethernet Marvel 88E111 para RGMII no kit de desenvolvimento Cyclone IV GX FPGA?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A configuração padrão de hardware do Cyclone® IV GX FPGA kit de desenvolvimento está definida para o modo de interface SGMII. O PHY Ethernet Marvel 88E111 interfaces do dispositivo Cyclone IV GX com RGMII, portanto, você deve substituir as configurações da interface através do registro MDIO do dispositivo PHY. Para defini-lo no modo de interface RGMII, siga o procedimento abaixo.

Escreva 0xB para HWCFG_MODE (Registrar 27, bit[3:0])
Gravação 0x1 para controle de tempo de recepção do RGMII (Registrar 20, bit[7])
Controle de sincronização de transmissão de gravação 0x1 RGMII (Registrar 20, bit[1])
Escreva 0x1 para redefinir (Registe 0, bit[15] , bit de limpeza automática)

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Cyclone® IV GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.