ID do artigo: 000081464 Tipo de conteúdo: Solução de problemas Última revisão: 02/09/2012

Por que vejo mem_k e mem_k_n de clock como portas de saída não restritas no TimeQuest quando implemento o controlador baseado em QDRII SRAM UniPHY?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Quartus® O software II e o IP versão 10.0 relatam o par de mem_k e mem_k_n de clock como portas de saída não restridas porque o arquivo SDC gerado pelo megawizard está ausente set_false_path restrição para o par de clocks.

Adicione restrição de follwing no arquivo SDC para corrigir o problema:

foreach { pino } [concat ] {

set_false_path -para [get_ports]

}

 

Este problema será corrigido na próxima versão do software Quartus II e do IP.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGAs Stratix® III
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® IV E

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.