ID do artigo: 000081467 Tipo de conteúdo: Documentação e informações do produto Última revisão: 14/10/2013

Como posso estimar o tempo de configuração da malha apenas ao usar o modo de atualização de configuração via Protocolo (CvP) ?

Ambiente

    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Para estimar quanto tempo a configuração da malha levará usando o modo de atualização cvP, você precisa calcular o tamanho da malha e entender a taxa de dados de configuração esperada.

Tamanhos .rbf não compactados para Altera® FPGAs podem ser encontrados em ambos os respectivos manual de dispositivos e no Configuração via implementação do Protocolo (CvP) Altera FPGAs Guia do Usuário (PDF).

Para verificar o tamanho da malha para qualquer determinado dispositivo, basta subtrair o tamanho do Rbf do tamanho do RBF do anel de IO (IOCSR).

  • Independentemente da largura ou taxa de link PCI Express escolhida, a taxa máxima de CvP possível é de 3 Gbps.

As taxas de CvP alcançável para configurações PCI Express específicas são fornecidas abaixo, mas a utilização real de link alcançada depende do sistema.

A taxa de configuração do CvP depende da configuração hardIP que está sendo usada:

Ao usar um registro de 32bits na camada do aplicativo, 8% de utilização do link deve ser esperado.

Ao usar um registro de 64bits na camada do aplicativo, a utilização de link de 14,4% deve ser esperada

Gen1x1 = 0,16 ou 0,288 Gbps
Gen1x4 = 0,64 ou 1,152 Gbps
Gen1x8 = 1,28 ou 2,304 Gbps
Gen2x1 = 0,32 ou 0,576 Gbps
Gen2x4 = 1,28 ou 2,304 Gbps
Gen2x8 = 2,56 ou 3(máx.) Gbps

Portanto, ao saber o tamanho da malha rbf e usando a taxa de configuração cvP esperada, o tempo de configuração da malha CvP pode ser calculado.

Observe que a compressão adicional pode ser usada para reduzir o tamanho do arquivo de malha e, portanto, reduzir ainda mais o tempo de configuração.

Produtos relacionados

Este artigo aplica-se a 11 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.