ID do artigo: 000081472 Tipo de conteúdo: Solução de problemas Última revisão: 18/03/2013

Por que bits[1:0] do Registro de status cvP 0 quando minha imagem de malha é criptografada e/ou compactada?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Bits[1:0] do Registro de status do CvP agora padrão para 0, para permitir que as opções de compressão e/ou malha de criptografia mudem facilmente durante o desenvolvimento. Anteriormente, o tipo de imagem de malha foi definido por esses bits.
Resolução

Os usuários devem agora especificar ao driver se os dados são compactados antes de iniciar a transferência de CvP (para que o CVP_NUMCLKS seja definido como o valor adequado com base nesta entrada do usuário).

Ao usar a quartus_cvp, isso pode ser alcançado com as bandeiras -c e -e para compactação e criptografia, respectivamente.

Nota# Se CVP_NUMCLKS não estiver definida como o valor certo com base no tipo de malha enviada, ocorrerá um erro de CvP e a transferência falhará.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.